|
고집적 패키지 마운팅
기판 마운팅과 반도체 마운팅 기술 접목
반도체 패키지 본연의 목적은 실장 기판(PCB)을 확실하게 연결하는 것이고, 디바이스의 전기특성을 유지하는 것이다. 전자기기에서 디바이스의 다기능화와 소형화가 동시에 요구됨에 따라, 디바이스 특성은 지속적으로 향상되고 있으며, 디바이스 패키지는 이러한 향상된 전자 특성을 보호해야만 한다. 동시에, 마운팅 보드 위의 마운팅 밀도가 증가함에 따라 패키지 자체에서 제공되는 추가적인 가치도 늘어나고 있다. 이러한 트렌드와 친환경 개념에 따라 많은 패키지와 패키징 컨셉이 제안되고 있다.
자료출처 : SONY
디지털 가전정보기기 업계에서 요구하는 소형화, 경량화, 다기능화를 실현하기 위해 고집적 시스템인 LSI의 진보라는 급속한 변화가 이뤄지고 있다. 반도체 마운팅 테크놀로지는 이러한 고집적 시스템 LSI를 만드는 핵심 기술이다. ‘마운팅 테크놀로지’ 항목이 SMT과 같이 마더 보드 혹은 다른 PCB에 마운팅하기 위한 전통적인 기술임을 강력하게 내포하고 있지만, 반도체 팹 기술들에 많은 이점을 제공하는 소위 ‘시스템 집적 기술’로도 언급되고 있을 만큼 최근에는 넓은 의미로 사용되고 있다. 반도체 기술들에는 ‘범프’ 형성, 칩 자체에 재-와이어링 기술 그리고 시트와 같은 두께로 웨이퍼를 압축시키는 머시닝 및 멀티-레이어에서 이들을 함께 라미네이팅하는 기술을 포함하고 있다.
본고에서는 두 개의 Sony 반도체 마운팅 테크놀로지; CSP로 대표되는 소형 박막 패키지와 싱글-패키지 테크놀로지를 소개한다. 싱글-패키지 테크놀로지는 싱글 패키지 내에 LCR(인덕터, 커패시터, 레지스터)와 같은 수동소자와 멀티플 LSI 칩을 통합하는 System In Package(SiP) 테크놀로지로 대표된다.
패키지 진보 로드맵
그림 1에서는 Sony의 패키지 발달 로드맵을 보여주고 있다. 반도체 패키지 본연의 목적은 실장 기판(PCB)을 확실하게 연결하는 것이고, 디바이스의 전기특성을 유지하는 것이다. 전자기기에서 디바이스의 다기능화와 소형화가 동시에 요구됨에 따라, 디바이스 특성은 지속적으로 향상되고 있으며, 디바이스 패키지는 이러한 향상된 전자 특성을 보호해야만 한다. 동시에, 마운팅 보드 위의 마운팅 밀도가 증가함에 따라 패키지 자체에서 제공되는 추가적인 가치도 늘어나고 있다. 이러한 트렌드와 친환경 개념에 따라 많은 패키지와 패키징 컨셉이 제안되고 있다.
패키지의 형태는 전통적인 핀 삽입 타입에서 표면실장 타입으로 급속하게 이동되고 있다. 그리고 BGA 패키지는 고속 멀티-핀 디바이스 류에서 대표적인 패키지가 되었다. 파인피치 QFP와 비교하면, BGA는 1.27mm의 다소 넓은 외부 리드 피치를 가지고 있다. 결과적으로 마운팅의 용이함이라는 장점으로 적용 범위가 넓어지고 있다. 칩 접촉을 위한 두 가지 주요 기술들로는 와이어 본딩과 범프 접촉이 있다. 와이어 본딩은 향상된 발산 특성이 특징이고, 300핀 이상임에도 불구하고 저가의 디바이스로 사용이 가능하다. 범프 접촉은 고주파 에어리어에서 향상된 특성을 제공하고, 커넥션 길이의 소형화를 가능케 한다. 범프 접촉은 동시대의 고속 SRAM 제품용 패키지로 적용되고 있다.
소형 고밀집 패키지 에어리어에서는, CSP 패키지 타입의 발달이 매우 혁신적으로 진행되었다. 이 패키지는 칩 자체와 패키지 크기가 가능한 비슷하도록 한 것과 0.8mm 혹은 더 좁은 외부 리드 피치가 특색이다. 최근에는 더 얇은 형태와 추가적으로 전통적인 와이어 본딩에서부터 범프 커넥션으로의 이동이 요구되고 있다. 또한, 얇은 시트로 만들어지는 웨어퍼의 3차원 박리 패키지의 발달로 진보되고 있다. 향후에, Sony는 발전하는 패키지(개별 패키지 내에서 향상된 기능성 레벨을 지원하는 MCM용 수동부품을 포함)만큼 멀티플 LSI를 포함해 고속 멀티-핀 패키지의 자체 라인업을 확장할 것이다.
소형 박막 패키지
플립칩 타입(FC-BGA)
그림 2에서는 유기 서브스트레이트 중간 매체물로 사용되는 범프 커넥션 디바이스의 전통적인 소형 패키지를 보여주고 있다. 고속 고집적의 0.25mm 일반 시스템 LSI 내에서, 전통적인 와이어 본딩 커넥션이 적용된다면, 저전력 작동 시에 파워서플라이와 그라운드 사이의 전류의 감소는 와이어 길이와 칩 내부 와이어링에 의한 인덕턴스의 영향 때문에 중요해질 것이고 칩 오작동의 원인이 될 것이다. 이 같은 문제를 해결하는 하나의 방법으로는 범프 커넥션을 사용하는 것이며, 제조기술의 넓은 범위에서 제안되고 있다. 이 범프 커넥션 기술이 사용되는 패키지는 매우 중요한 기술이 될 것으로 기대되고 있다. 이는 경량화, 박형화, 소형화 및 더 빨라진 전자기기 장비 추세로 변하고 있기 때문이다. 범프 커넥션 기술은 매우 넓은 분야에서 적용될 것으로 기대되고 있다. 그러나 저가의 Pb-Free 범프 형성 기술의 개발이 향후에 중요한 문제가 될 것은 자명하다.
UFPL 적용 패키지들
UFPL(Ultra-Fine Pitch Lead frame)은 소형 박막 패키지용 중간매체물로 발전되고 있으며, Sony만의 유일한 기술이다.
UFPL은 다음과 같은 5가지의 특징을 가지고 있다.
▶ 전기 도금에 의한 Cu 와이어링 패턴 형성
▶ 에칭에 의한 패키지 형성
▶ 에칭에 의한 폴리이미드 절연층 형성
▶ 에칭 도금에 의한 metal core 볼 형성
▶ 리드 끝에 범프 형성
그림 3에 UFPL 형성 프로세스를 보여주고 있다.
(1) Wiring formation
100mm와 150mm 사이의 두께를 지닌 구리 합금재질이 기본 재료로 사용된다. 그리고 컨덕터 패턴은 전기 도금기술에 의해 Au-Ni-Cu 와이링에 형성된다. 에칭 기술과 다른 이 기술은 대표적으로 라인과 20mm×20mm의 공간 폭을 지닌 패턴 생성을 가능케 한다.
(2) Polyimide formation
다음으로, 컨덕터 패턴의 지지층은 독립적으로 형성된다. 이는 박막화 혹은 애플리케이션별 요구에 따른 절연재질을 선택될 수 있도록 가능케 한다.
(3) External pin formation
Au/Ni 외부 핀(범프)은 폴리이미드 레이어의 오픈 섹션에 전기 도금으로 인해 형성된다. 이는 볼 마운팅 기술보다 더 한 파인피치 핀의 형성을 가능케 한다.
(4) Package formation
그런 후에, 기본 재질의 불필요한 섹션은 에칭에 의해 제거되고, 중간매체물로써 구조가 완성된다. 아울러, UFPL 기술의 한 가지 중요한 장점은 이러한 기본 재질이 외부 리드 혹은 강한 재질로 남을 수도 있다는 것이다.
그림 4에서는 UFPL 기술이 적용된 0.5mm 높이의 박막 패키지를 보여주고 있다. 이러한 타입의 패키지는 일반적인 가전제품 생산 및 어셈블리 기술을 이용해 대량 생산이 가능하다. 그래서 UFPL은 이하 서술하는 넓은 범위의 애플리케이션에 적용이 가능한 최고의 기술이라고 Sony에서는 여기고 있다.
SiP(System in Package)
그림 5에서 나타난 싱글칩, MCM/MCP, 칩-온-칩 박리, 웨이퍼-온-웨이퍼 박리 등의 기술들이 고집적 시스템 LSI 실현을 가능하게 했다. 싱글 칩으로의 전환이 대세가 되었고, 많은 연구에서 실제로 접근하고 있다. 싱글 칩으로의 전환은 시스템의 형성 혹은 싱글 칩에 멀티 기능(CPU, 메모리, 로직 및 심지어 핵심 요소인 소프트웨어 모듈까지)을 포함하는 싱글 LSI와 같은 서브시스템이 언급되고 있다. 그러나 이러한 기술은 각각의 블록에서의 모든 불량에 의해 감소되는 수율, 좀 더 완벽한 제조 프로세스, 더 길어진 턴-어라운드 시간 그리고 제조비용 상승 등을 포함하는 여러 가지 문제들로 어려움이 있는 것이 사실이다.
그 결과 현 상태는 아날로그, 디지털 및 파워 시스템 테크놀로지와 같은 다른 공정을 이용한 싱글 칩 설계를 위한 적합한 기술이지만 경제적인 부문이 문제시 된다. 결과적으로 싱글 패키지로의 전환은 근래에 증가한 주의사항들이 수용되어지고 있다.
고집적 시스템 LSI의 실현에 대한 논의가 진행되고 있다. 실제로 싱글칩(System on a Chip, SoC)에 모든 시스템이 내장되도록 제작하고 있거나 혹은 싱글 패키지(System in a Package, SiP)에 모든 시스템이 내장되도록 만들고 있다. Sony에서는 이들 두 가지 접근법이 각각의 분야에서 모든 이점을 얻을 수 있는 각각의 애플리케이션을 발견할 것을 기대하고 있다.
Sony는 싱글 칩 접근으로써의 전환에서 이러한 문제들을 인지했다. 예를 들어 1999년 초기에 2-in-1과 3-in-1 패키지 제품 모두를 제작했는데, 이들 제품들은 MD 워크맨 제품에서 사용되도록 선진 로직 LSI와 일반용 DRAM을 결합한 싱글 칩 전환에 동일한 퍼포먼스를 제공했다(그림 6 참조). Sony는 또한 그림 7에서 나타낸 것처럼, 앞서 설명한 UFPL 기술을 이용한 LQFP 제품과 동일한 패키지 사이즈를 지닌 2-in-1 패키지 제품을 제작했다.
앞서 서술한 바와 같이, 또 다른 문제인 SiP 포지셔닝은 LCR(인덕터, 커패시터, 레지스터)와 같은 수동 소자들 역시 포함한 패키지이다. Sony는 이 문제를 잘 인지하고 있으며, 반도체와 보드 마운팅 기술 모두를 접목한 패키지에 제공할 것이다.
웨이퍼 박막화 및 라미네이션 기술들
박막 적층 패키지들이 진화함에 따라, 베이직 기술에 포함되는 것은 웨이퍼 박막화를 위한 기술들이다. 그림 8에서는 50mm 두께로 조정된 8인치 웨이퍼의 후면을 잘라낸 결과를 보여주고 있다. 웨이퍼들은 일반적으로 평편하다고 생각되지만, 50mm 두께로 자를 때, 자주 심각한 휨이 발생한다. 웨이퍼 상에서 층간 절연막과 내부연결층은 잔류 스트레스를 가지고 있으며, 기본 실리콘과의 관계가 휨의 원인이 된다. 그림 9에서는 이러한 박막 웨이퍼를 이용한 200mm 초박막 패키지를 보여주고 있다. 하지만, 이 패키지가 상업용 제품으로써 출시되기 전에 완전한 디바이스 특성 평가가 요구되고 있다.
Sony는 또한 차세대 MCM 테크놀로지로써 3차원 적층 테크놀로지를 개발했다. 이 기술은 싱글 패키지에서 마운팅 에어리어를 감소와 동시에 다층 칩을 지원한다. 그리고 현재 목표는 이 기술을 통해 Memory StickTM 성능을 늘리는 것이다. 물론, 각각의 레이어를 가능한 얇게 하는 적층이 핵심으로, Sony는 이러한 적층 테크놀로지를 동시에 초박막 테크놀로지와 함께 발전시키고 있다.
그림 10에서는 이러한 테크놀로지가 이용된 8-stacked laminated 플래시메모리를 나타내고 있다. 그림 10의 박막화 테크놀로지는 20mm에 불과한 내부 전기 시그널을 추출하기 위해 사용된 중간 레이어 박형화뿐만 아니라 50mm 두께의 8-인치 웨이퍼 절삭 모두를 포함하고 있어 그 결과 120mm의 싱글 레이어 두께가 된다. 결과적으로 Sony에서는 1.0mm 두께의 8-stacked laminated 디바이스를 제작할 수 있었다. 그림 10의 중간 레이어는 앞서 서술한 UFPL이 적용되었다. 이들 레이어 회로 생성 부문은 20mm 두께를 지녔으며, 100mm 두께의 보강 재료 부문 주위는 회로 생성과 동일한 시간에 형성되었다.
향후 기술
디바이스 디자인 규칙이 quarter micron, lower range, 웨이퍼 프로세스로 급속하게 전환함에 따라, 디바이스 패키지의 전기적 특성은 점점 더 엄격해 지고 있다. 이러한 맥락에서 Sony는 친밀하게 관련된 반도체 테크놀로지와 사용자들의 요구(비용, 사이즈, 전기 특성, 열특성, 마운팅 특성 및 신뢰성)를 반영한 최첨단 패키지를 제공하기 위해 지속적으로 이행했다.
|
|
제목: 고집적 패키지 마운팅
